

PULSE MODULATOR DEVELOPMENT FOR L-BAND KLYSTRON IN THE SUPERCONDUCTING RF TEST FACILITY(STF) AT KEK

Mitsuo Akemoto¹, Hiroyuki Honma, Hiromitsu Nakajima, Tetsuo Shidara, Shigeki Fukuda
High Energy Accelerator Research Organization(KEK)
1-1 Oho, Tsukuba, Ibaraki, 305-0801

Abstract

This paper presents an L-band klystron modulator recently designing for the Superconducting RF Test Facility(STF) at KEK. The modulator is a direct-switched type design with a bouncer circuit to compensate the output pulse droop, and operates the klystron up to 5 MW peak power, 1.5 ms rf pulse width and up to 5 pps repetition rate. The modulator is built by improving a klystron modulator system inherited from Power Reactor and Nuclear Fuel Corp. The design and specifications of the modulator as well as R&D status for ILC klystron modulator are described.

KEK超伝導試験設備（STF）に於けるLバンドクライストロン用 パルスモジュレータの開発

1. はじめに

現在、LCのための超伝導加速器技術の確立と推進を行う超伝導試験設備^[1]（STF）の建設が現在KEKで進行中である。STF計画のPhase-IではRF源^[2]として今年度は5MWクライストロンTH2104A、来年度は5MWクライストロンTH2104Cが装備される。今回、クライストロンTH2104A用パルス電源1号機を核燃料サイクル機構(PNC)^[3]から移管したクライストロン電源を改造して製作する。本稿では、電源1号機の設計を中心に、併せてILC用クライストロン電源の開発状況について報告する。

2. 電源の設計

2.1 バウンサー方式パルス電源

ダイレクトスイッチング方式のパルス電源は主に直流高圧電源、コンデンサバンク、シリーズスイッチ、パルストラ nsで構成する。この方式の電源はコンデンサバンクの放電により電圧低下（サグ）が起きて、出力波形の平坦性が失われる。このサグの度合いはコンデンサバンクの容量に反比例するので、例えば、20%のサグを2%にするためには、コンデンサバンクの容量を10倍増加しなければならない。これはコンデンサエネルギーで100倍にもなる。この方法で出力波形の平坦度を補償することは現実的でない。

そこで出力電圧のサグを打ち消すに必要な逆電圧を発生させる波形発生回路を出力回路に加えることによって平坦化する方法がバウンサー方式である。今回使用するバウンサー回路はLCの共振回路で、出力された正弦波の直線部分をサグの部分に加えて平坦化する。20%の電圧サグをもつコンデンサバンク

に対して出力パルスの平坦度が1%程度まで補正できる。この方式によるパルス電源はすでに10台、FNAL、PPT社等で製造されており、DESY、TTFのRFシステムで使用されている。現在、ILC用パルス電源の標準タイプになっている。

2.2 電源の改造

パルス電源1号機はPNCから移管したクライストロン電源を改造して製作する。コスト、製作期間を抑えるために、既設のものをできるだけ流用して改造することにした。PNCのクライストロン電源はダイレクトスイッチング方式のパルス電源で、直流高圧電源、コンデンサバンク、クローバ回路、シリーズスイッチ、1:6のパルストラ nsで構成されている。クライストロンのカソードに最大ピーク電圧-147kV、ピーク電流113A、パルス幅100μs、繰り返し50ppsのパルスを印加することができる。

表1に5MWクライストロンTH2104Aの主な仕様を示す。比較すると、PNCの電源はピーク電圧、ピーク電流は少し余裕があり、パルス幅は1/17倍、繰り返しは10倍である。パルストラ nsの昇圧比1:6の変更は回路定数に大きな影響を与えるので変更しないことにした。検討した結果、直流高圧電源、容量132μFコンデンサバンク、クローバ回路、シリーズスイッチ等は現状のもので対応可能であることが分かった。

主な改造項目は以下に示す。

- (1) パルス幅1.7msを実現するためのコンデンサバンクの増設。
- (2) 出力パルスの平坦度を補償するためのバウンサー回路の新設。

¹ E-mail: mitsuo.akemoto@kek.jp

- (3) 新規ロングパルス用パルストラ nsの交換。
- (4) トリガー、インターロックシステムを含めた制御系の改造。

電源の主要部品はユニット化されているので、各ユニット間をケーブルで接続することによって、パルス電源が組み立てられる。表2にパルス電源1号機の主な仕様をまとめた。

表1:LバンドクライストロンTH2104Aの仕様

周波数	1.3 GHz
RFパルス幅	1.5 ms
ピーク出力電力	5 MW
ビーム電圧	124 kV
ビーム電流	92 A
パービアンス	2.1 μ
繰返し	5 pps
効率	46%

表2: クライストロン電源1号機の仕様

ピーク出力電力	11.4 MW
パルストラ ns昇圧比	1:6
1次側出力パルス電圧	21.7 kV
1次側出力パルス電流	588 A
コンデンサバンク総容量	282 μ F
パルス立ち上がり時間(10-90%)	<0.2 ms
パルス平坦度	±1%
パルス幅(平坦部)	>1.5 ms
パルス幅(半値幅)	1.7 ms
シリーズスイッチ電圧	21.7 kV
シリーズスイッチ電流	588 A
最大パルス繰返し	5 pps

3. 電源回路

3.1°回路構成

図1にパルス電源の主な回路構成を示す。6.6kV 3相50Hzを受電し、22kVまでコンデンサバンクを充電する直流高圧電源、クローバ回路、シリーズスイッチ、バウンサー回路、130kVに昇圧する1:6のパルストラ ns（油中使用）から構成される。

3.2°コンデンサバンク

既設のコンデンサバンクは、容量132 μ Fで放電による電圧低下が大きいので、新規に容量150 μ Fのコンデンサバンクを並列接続して増強する。これによって電圧サグは15%になる。コンデンサ破壊保護のために、並列コンデンサからのエネルギーが注入されないようにコンデンサ直列抵抗3.4Ωを設ける。

3.3°シリーズスイッチ

スイッチ素子として、IGBTモジュール(CM600HA-24: 定格電圧1200V、平均電流: 600A)を36直列接続したスイッチである。トリガーは光ケーブルでおこなう。クライストロン短絡時はクライストロンを保護するためにスイッチを遮断する。




図1: パルス電源の回路構成

3.4°バウンサー回路

このバウンサー回路は出力パルス電圧のサグが約20%にたいして2%補償できるよう設計した。バウンサー回路はパルストラ nsの1次側に直列接続し、共振用コンデンサ(2mF)とインダクタンス(330 μ H)、回路を起動させるサイリスタスイッチから構成する。出力パルスの平坦部分1.5msを十分保てるように共振の半周期を2.55msに設定した。バウンサー回路に必要な電圧は-2kVであるが、バウンサー回路を下記のように動作させることによって充電するための電源が必要となる。初期充電はバウンサー回路の動作をOFFにして、パルス電源を運転しながらコンデンサバンクから充電を行う。初期充電終了後は、サイリスタスイッチのタイミングを調整して、回生後の電圧を初期電圧にもどるようにする。

3.5°パルストラ ns

新規に製作する。コスト削減を考慮して、JHF^[4]で使用されたパルストラ ns(二次側出力パルス電圧140kV、パルス幅600 μ s)のカットコアを25組(全コア39組)再利用する。コアの窓形状が決まっているため、設計上、コアを重ねて断面積を増やす方法しかないとため、横に長いコア形状にならざるおえなかった。コア材は厚さ0.23mm板厚の方向性硅素鋼帯で、DCバイアスをかけて使用する。巻線方式はAuto巻でバイファイラ巻きをとらない。クライストロンヒーター電源は絶縁ヒータートランスで直接供給される。パルストラ nsの設計値(1次側換算値)は励磁インダクタンス1.67H、リークイジインダクタンス570 μ H、分布容量63nH、サグ3%以下である。パルストラ nsタンクは絶縁油タンクに収納し、その上部にクライストロンが差し込まれる。タンク

のサイズは幅約3.0m、奥行約1.2m、高さ約1.3mである。

3.6°制御システム

電源の制御はプログラマブルロジックコントローラ(PLC)で行い、操作はタッチパネルによるグラフィカルな画面ですべての制御及び動作状態の確認ができるようになっている。リモートコントロールはインサーネット経由で行われる。

4. 電源 2号機について

来年度は、5MWクライストロンTH2104C用であるが、ILCフル仕様である10MWクライストロンも駆動できるパルス電源2号機の開発を予定している。1号機同様バウンサー方式のパルス電源であるが、新規に製作するので、低価格化、小型化、高効率化等を考慮した設計を重視する。下記にその要点を述べる。
直流高圧電源

サイズ、制御能力を考えるとスイッチング電源方式が最適であるが費用が問題になる。この部分は、全体費用のなかで一番費用がかかるので低価格化を念頭において開発する必要がある。

(2) コンデンサバンク

エネルギー密度があげられるSH(Self-Healing)タイプ^[5]のコンデンサが最適である。またコンデンサの絶縁破壊がおきてもNH(Non-Healing)タイプと異なり健全なコンデンサとしての維持ができるので安全面でも優れている。もっと開発研究を進める必要がある。

(3) あるシリーズスイッチ

DESYではIGCT(Integrated Gate-Commuted Thyristor)スイッチ(10.8kV、1800A、素子直列数7段)が開発されている。これよりも素子性能が高いIEGT(Injection Enhanced Gate Transistor)素子(定格電圧4.5kV、実効電流2.1 kA、最大遮断電流5.5kA)を使用したスイッチの開発が期待される。素子の最大遮断電流の性能に注目すると、スイッチがより大電流化できる可能性がある。また信頼性の高いスイッチが開発できれば、クローバ回路が必要なくなるので、この点も含めて今後検討する。

(4) パルストラ ns

コアの形状含めて、パルストラ ns の最適化を行い、低リーケイジングタンクで小型化したパルストラ ns の設計を検討している。

5. 他の方のパルス電源^[6]

現在、いろいろな方式のILC用パルス電源の開発が進められている。3タイプについてそれぞれを簡単に紹介する。

5.1°トランスレスダイレクトスイッチング方式

コンデンサバンク120kVDCをダイレクトスイッチングして高圧パルスを作り直接クライストロンに印加する。利点はパルストラ ns を無くすことができる。DTI社などが積極的にこのタイプの開発を進めている。DTI社では、LCバウンサー回路を付加し、主スイッチを油タンクに収納している。

5.2°マルクス方式

独立した小型ダイレクトスイッチング電源(セル電源)を多直列接続して、各パルス出力を合成して大電力パルス作り、直接クライストロンに印加する。利点はパルストラ ns を使わないとともに、各セル電源のトリガー、パルス幅を調整することによって平坦性のよい合成パルスを同時に作ることができ、制御性に優れている。SLACなどが積極的にこのタイプの開発を進めている。

5.3°コンバータ方式

LANLがORNL SNS クライストロン電源用(140kV、90A、1.2ms、60pps)としてこの方式を開発した。ACラインからの電力を先ず2.3kVのDCに変換し、それをIGBTで20kHでコンバータした後、3相のパルストラ ns で昇圧、整流してピーク電圧140kVのパルスを作り、それを直接クライストロンに印加する。PWM、フィードバック、フィードフォワード制御によって、平坦性のよいパルスを作ることが可能で電源効率が90%以上である。SLACはこの方式によるILC用クライストロン電源の開発を計画している。

6. まとめ

現在、STF用5MWクライストロン用パルス電源1号機の設計が進行中である。10月末までに電源改造を完了し、調整、試験運転後、TH2104Aクライストロンのエージングを予定している。今後、この電源は空洞用カプラ大電力試験、クライストロンのエージング、RFシステムの試験に使用される。

参考文献

- [1] H. Hayano, "Superconducting RF Test Facility(STF) for ILC", in these proceedings.
- [2] S. Fukuda et al., "RF Source Development of Superconducting RF Test Facility(STF) in KEK", in these proceedings.
- [3] T. Emoto et al., "PNC high power CW electron linac status", Linac1994, KEK, Tsukuba, Japan, pp.181-183, (1994).
- [4] JHP Design Report, JHP-10/KEK Internal 88-8(1988)
- [5] H. Sakaguchi, et al., "Development of SH Type PFN Capacitor for a Pulse Modulator", Proceedings of the 20th Linear Accelerator Meeting in Japan, pp.281-283, (1995).
- [6] SLAC ILC Modulator Workshop, Jan. 20, 2005.